


Міністерство освіти і науки України
Національний аерокосмічний університет ім. М. Є. Жуковського
«Харківський авіаційний інститут»

Кафедра комп'ютерних систем, мереж і кібербезпеки (№ 503)

ЗАТВЕРДЖУЮ

Гарант освітньої програми

 А. Шостак
(підпис) (ініціали та прізвище)

« 30 » серпня 2024 р.

**РОБОЧА ПРОГРАМА ОБОВ'ЯЗКОВОЇ
НАВЧАЛЬНОЇ ДИСЦИПЛІНИ**

Комп'ютерна схемотехніка

(назва навчальної дисципліни)

Галузь знань: 12 "Інформаційні технології"
(шифр і найменування галузі знань)

Спеціальність: 123 "Комп'ютерна інженерія"
(код та найменування спеціальності)


Освітня програма: Системне програмування

Форма навчання: денна

Рівень вищої освіти: перший (бакалаврський)

Харків 2024 рік


Розробник: Куланов В.О., доцент, к.т.н., доцент
(прізвище та ініціали, посада, науковий ступінь та вчене звання) (підпис)



Робочу програму розглянуто на засіданні кафедри _____
«Комп'ютерних систем, мереж і кібербезпеки»
(назва кафедри)

Протокол № 1 від « 30 » _____ серпня 2024 року

Завідувач кафедри Д.Т.Н., професор _____ В. С. Харченко
(науковий ступінь та вчене звання) (підпис) (ініціали та прізвище)



1. Опис навчальної дисципліни

Найменування показників	Галузь знань, спеціальність, освітня програма, рівень вищої освіти	Характеристика навчальної дисципліни (денна форма навчання)
Кількість кредитів – 4	Галузь знань <u>12 "Інформаційні технології"</u> (шифр та найменування) Спеціальність <u>123 "Комп'ютерна інженерія"</u> (код та найменування) Освітня програма <u>Системне програмування</u> (найменування) Рівень вищої освіти: перший (бакалаврський)	Обов'язкова
Кількість модулів – 1		Навчальний рік
Кількість змістових модулів – 2		2024/2025
Індивідуальне завдання: РГР		Семестр
Загальна кількість годин – 48/120		<u>3-й</u>
		Лекції
Кількість тижневих годин для денної форми навчання: аудиторних – 3 самостійної роботи студента – 4,5		<u>32</u> годин
		Практичні, семінарські
		<u>0</u> годин
		Лабораторні
		<u>16</u> годин
		Самостійна робота
	<u>72</u> годин	
	Вид контролю	
	іспит	

Співвідношення кількості годин аудиторних занять до самостійної роботи становить: 48/72;

¹⁾ Аудиторне навантаження може бути зменшене або збільшене на одну годину в залежності від розкладу занять.

2. Мета та завдання навчальної дисципліни

Мета: засвоєння навичок розроблення елементів обчислювальних комп'ютерних систем; ознайомлення з існуючими схемотехнічними рішеннями та типовими вузлами комп'ютерних систем.

Завдання: оволодіння знаннями щодо синтезу основних вузлів комп'ютерних систем; отримання практичних навичок використання сучасних програмно-апаратних засобів розробки та тестування проектних рішень обчислювальних систем.

Компетентності, які набуваються:

- ЗК2. Здатність вчитися і оволодівати сучасними знаннями.
- ЗК3. Здатність застосовувати знання у практичних ситуаціях.
- ЗК5. Здатність спілкуватися іноземною мовою.
- ФК5. Здатність використовувати засоби і системи автоматизації проектування до розроблення компонентів комп'ютерних систем та мереж, Інтернет додатків, кіберфізичних систем тощо.
- ФК11. Здатність оформляти отримані робочі результати у вигляді презентацій, науково-технічних звітів.
- ФК15. Здатність аргументувати вибір методів розв'язування спеціалізованих задач, критично оцінювати отримані результати, обґрунтовувати та захищати прийняті рішення.

Очікувані результати навчання:

- ПРН3. Знати новітні технології в галузі комп'ютерної інженерії.
- ПРН6. Вміти застосовувати знання для ідентифікації, формулювання і розв'язування технічних задач спеціальності, використовуючи методи, що є найбільш придатними для досягнення поставлених цілей.
- ПРН7. Вміти розв'язувати задачі аналізу та синтезу засобів, характерних для спеціальності.
- ПРН8. Вміти системно мислити та застосовувати творчі здібності до формування нових ідей.
- ПРН9. Вміти застосовувати знання технічних характеристик, конструктивних особливостей, призначення і правил експлуатації програмно-технічних засобів комп'ютерних систем та мереж для вирішення технічних задач спеціальності.
- ПРН13. Вміти ідентифікувати, класифікувати та описувати роботу комп'ютерних систем та їх компонентів.
- ПРН16. Вміти оцінювати отримані результати та аргументовано захищати прийняті рішення.
- ПРН19. Здатність адаптуватись до нових ситуацій, обґрунтовувати, приймати та реалізовувати у межах компетенції рішення.
- ПРН20. Усвідомлювати необхідність навчання впродовж усього життя з метою поглиблення набутих та здобуття нових фахових знань, удосконалення креативного мислення.

Пререквізити – "Комп'ютерна електроніка", "Дискретна математика", "Основи функціонування комп'ютерів", "Фізика".

Кореквізити – "Програмування систем на кристалі", "Програмування систем IoT".

3. Програма навчальної дисципліни

Модуль 1

Змістовний модуль 1. Базові поняття та логічні елементи. Комбінаційна логіка.

Тема 1. Предмет, ціль вивчення й завдання дисципліни. Структура, зміст дисципліни й методичні рекомендації з її вивчення. Місце дисципліни в навчальному процесі.

Предмет, ціль вивчення й завдання дисципліни. Структура, зміст дисципліни й методичні рекомендації з її вивчення. Місце дисципліни в навчальному процесі. Характеристика рекомендованих під час вивчення дисципліни джерел інформації. Поняття комп'ютерна схемотехніка. Історія розвитку.

Тема 2. Поняття сигналу. Рівні сигналів. Поняття шини. Часові характеристики. Синхронізація.

Сигнали в цифрових пристроях. Поняття сигналу. Рівні сигналів. Відповідність логічних та електричних сигналів. Поняття шини. Правила виконання схем по ЄСКД. Умовно графічні позначення. Часові характеристики сучасних мікросхем. Сигнали тактування та стробу. Фронти сигналів.

Тема 3. Логічний елемент. Часові діаграми. Інтегральні мікросхеми. Типи логіки – ТТЛ, ТТЛШ, КМОП, МОП, ДТЛ, ЕСЛ. Типи корпусів ІМС. Вихідні каскади.

Поняття логічний елемент. Базові логічні елементи – І, НІ, АБО, АБО-НІ, І-НІ, повторювачі, інвертори та інш. Умовно графічні позначення. Синтез комбінаційних схем. Таблиця станів. Часові діаграми. Логічна формула. Спрощена реалізація логічних елементів. Інтегральна мікросхема. Типи логіки – ТТЛ, ТТЛШ, КМОП, МОП, ДТЛ, ЕСЛ. Типи корпусів ІМС. Вихідні каскади.

Тема 4. Комбінаційна та секвенційна логіка. Дешифратори / Шифратори. Класифікація дешифраторів/шифраторів. Двійковий дешифратор/шифратор.

Комбінаційна та секвенційна логіка. Дешифратори/Шифратори. Класифікація дешифраторів/шифраторів. Умовно графічні позначення. Двійковий дешифратор/шифратор. Таблиця станів. Часові діаграми. Логічні формули. Функціональні схеми. Двійково-десятковий дешифратор/шифратор.

Шифратор пріоритетів. Дешифратор 7-сегментного індикатору. Область застосування.

Тема 5. Мультиплексори. Демультимплексори. Умовно графічні позначення. Схема функціонування. Таблиця станів. Часові діаграми. Логічна формула. Область застосування.

Мультиплексори. Умовно графічні позначення. Схема функціонування. Таблиця станів. Часові діаграми. Логічна формула. Область застосування.

Тема 6. Цифрові компаратори. Схеми контролю парності. Мажоритарні елементи.

Цифрові компаратори. Умовно графічне позначення. Схема функціонування. Таблиця станів. Часові діаграми. Логічна формула. Функціональна структура. Область застосування. Схеми контролю парності. Мажоритарні елементи. Область застосування. Принципи побудови.

Тема 7. Суматори. Пристрій віднімання двійкових кодів чисел. Суматори двійково-десяткових кодів. Арифметико-логічний пристрій. Помножувачі двійкових кодів чисел.

Суматори двійкових кодів чисел. Пристрій віднімання двійкових кодів чисел. Суматори двійково-десяткових кодів. Арифметико-логічний пристрій. Помножувачі двійкових кодів чисел. Загальна структура та функціональне призначення. Принципи функціонування та побудови. Умовно графічні позначення. Часові діаграми. Таблиці функціонування.

Змістовний модуль 2. Секвенційна логіка та напівпровідникова пам'ять.

Тема 8. Тригери. Класифікація тригерів. Типи тригерів. Синтез тригерів.

Сигнали синхронізації (стробування). Тригери. Принцип функціонування історія та загальні відомості. Класифікація тригерів. Статичні та динамічні тригери. Синхронні та асинхронні тригери. Одноступінчасті та двоступінчасті тригери. Типи тригерів: RS-тригер, D-тригер, D-засувка, JK-тригер, T-тригер. Умовно графічні позначення. Схема та граф функціонування. Таблиця станів. Часові діаграми та характеристика. Логічна формула. Область застосування. Синтез тригерів.

Тема 9. Лічильники. Загальна класифікація та типи лічильників. Принципи функціонування. Умовно графічні позначення. Часові діаграми. Синтез лічильників.

Класифікація лічильників. Двійковий лічильник. Реверсивний лічильник. Лічильники з довільним та керованим модулем рахунку. Дільник частоти. Загальна структура та функціональне призначення. Принципи функціонування.

Умовно графічні позначення. Часові діаграми. Таблиці функціонування. Синтез лічильників.

Тема 10. Регістри. Класифікація та основні типи регістрів. Галузь застосування. Лічильник Джонсона. Кільцевий лічильник.

Класифікація регістрів. Паралельні регістри. Регістри зсуву (послідовні регістри). Реверсивні регістри. Послідовно-паралельні та паралельно-послідовні регістри. Регістри послідовного наближення. Лічильник Джонсона. Кільцевий лічильник. Загальна структура та функціональне призначення. Принцип функціонування. Умовно графічне позначення. Часові діаграми. Прямі та інверсні входи керування. Область застосування.

Тема 11. Пам'ять. Класифікація та структурна організація напівпровідникових запам'ятовуючих пристроїв. ПЗП, ОЗП, ППЗП. Динамічні та статичні напівпровідникові запам'ятовуючі пристрої.

Класифікація та структурна організація напівпровідникових запам'ятовуючих пристроїв. ПЗП, ОЗП, ППЗП. Динамічні та статичні напівпровідникові запам'ятовуючі пристрої. Оперативно запам'ятовувальна пам'ять типу DRAM, SRAM, SDRAM, DDRAM. Постійна запам'ятовувальна пам'ять типу ROM, PROM, EPROM та EEPROM, FLASH. Часові характеристики. Діаграми роботи. Регістровий файл. Структура регістрового файлу. Пам'ять типу FIFO (черга) та LIFO (стек). Загальна структура, функціональне призначення.

Тема 12. Програмовні логічні інтегральні схеми. Історія розвитку мікросхем програмованої логіки. Класифікація ПЛІС. Загальна структура мікросхем програмованої логіки. Структура мікросхем FPGA, CPLD.

Принцип побудови елементів програмовних логічних інтегральних схем. Знайомство з сімействами мікросхем програмованої логіки. Історія розвитку мікросхем програмованої логіки. Класифікація ПЛІС. Загальна структура мікросхем програмованої логіки. Структура мікросхем FPGA, CPLD. Основні фірми розробники мікросхем ПЛІС. Різниця між CPLD і FPGA структурами.

4. Структура навчальної дисципліни

Назви змістових модулів і тем	Кількість годин				
	Усього	У тому числі			
		л	п	лаб.	с. р.
1	2	3	4	5	6
Модуль 1					
Змістовий модуль 1. Базові поняття та логічні елементи. Комбінаційна логіка.					
Тема 1. Предмет, ціль вивчення й завдання дисципліни. Структура, зміст дисципліни й методичні рекомендації з її вивчення. Місце дисципліни в навчальному процесі.	1	1			
Тема 2. Поняття сигналу. Рівні сигналів. Поняття шини. Часові характеристики. Синхронізація.	5	2			3
Тема 3. Логічний елемент. Часові діаграми. Інтегральні мікросхеми. Типи логіки – ТТЛ, ТТЛШ, КМОП, МОП, ДТЛ, ЕСЛ. Типи корпусів ІМС. Вихідні каскади.	7	3			4
Тема 4. Комбінаційна та секвенційна логіка. Дешифратори / Шифратори. Класифікація дешифраторів/шифраторів. Двійковий дешифратор/шифратор.	8	2		2	4
Тема 5. Мультиплексори. Демультимплексори. Умовно графічні позначення. Схема функціонування. Таблиця станів. Часові діаграми. Логічна формула. Область застосування.	9	2		2	5
Тема 6. Цифрові компаратори. Схеми контролю парності. Мажоритарні елементи.	10	3		2	5
Тема 7. Суматори. Пристрій віднімання двійкових кодів чисел. Суматори двійково-десяткових кодів. Арифметико-логічний пристрій. Помножувачі двійкових кодів чисел.	10	3		2	5
Разом за змістовим модулем 1	50	16		8	26

Змістовий модуль 2. Секвенційна логіка та напівпровідникова пам'ять.					
Тема 8. Тригери. Класифікація тригерів. Типи тригерів. Синтез тригерів.	11	3		2	6
Тема 9. Лічильники. Загальна класифікація та типи лічильників. Принципи функціонування. Умовно графічні позначення. Часові діаграми. Синтез лічильників.	15	3		2	10
Тема 10. Регістри. Класифікація та основні типи регістрів. Галузь застосування. Лічильник Джонсона. Кільцевий лічильник.	15	3		2	10
Тема 11. Пам'ять. Класифікація та структурна організація напівпровідникових запам'ятовуючих пристроїв. ПЗП, ОЗП, ППЗП. Динамічні та статичні напівпровідникові запам'ятовуючі пристрої.	16	4		2	10
Тема 12. Програмовні логічні інтегральні схеми. Історія розвитку мікросхем програмованої логіки. Класифікація ПЛІС. Загальна структура мікросхем програмованої логіки. Структура мікросхем FPGA, CPLD.	13	3			10
Разом за змістовим модулем 2	70	16		8	46
Усього годин за дисципліною	120	32		16	72

5. Теми семінарських занять

№ з/п	Назва теми	Кількість годин	
1	<i>Не передбачено</i>		
	Разом		

6. Теми практичних занять

№ з/п	Назва теми	Кількість годин	
1	<i>Не передбачено</i>		
	Разом		

7. Теми лабораторних занять

№ з/п	Назва теми	Кількість годин
1	Знайомство з середовищем пакету Quartus II. Розробка простих проектних рішень.	1
2	Шифратори. Дешифратори. Знайомство з мегафункціями.	2
3	Мультиплексори. Демультимплексори.	2
4	Тригери. Скінченні автомати.	2
5	Лічильники.	2
6	Регістри.	2
7	Напівпровідникова пам'ять.	3
8	АЛУ.	2
	Разом	16

8. Самостійна робота

№ з/п	Назва теми	Кількість годин
1	Комбінаційна логіка. Синтез та імплементація. Сучасні серії інтегральних мікросхем. Основна характеристика та параметри . Особливості використання.	26
2	Секвенційна логіка. Синтез та імплементація. Сучасні серії інтегральних мікросхем. Основна характеристика та параметри . Особливості використання.	46
	Разом	72

9. Індивідуальні завдання

Виконання РГР за темою "Синтез скінченних автоматів Мілі та Мура відповідно до наданого графу переходів"

10. Методи навчання

Проведення аудиторних лекцій, практичних занять, консультацій, а також самостійна робота студентів за відповідними матеріалами (п.14, 15).

11. Методи контролю

Проведення поточного контролю, електронного тестування, підсумковий контроль у вигляді іспиту.

12. Критерії оцінювання та розподіл балів, які отримують студенти

Складові навчальної роботи	Бали за одне заняття (завдання)	Кількість занять (завдань)	Сумарна кількість балів
Змістовний модуль 1			
Робота на лекціях	0...1	5	0...5
Виконання і захист лабораторних (практичних) робіт	3...5	4	12...20
Модульний контроль	10...15	1	10...15
Змістовний модуль 2			
Робота на лекціях	0...1	5	0...5
Виконання і захист лабораторних (практичних) робіт	3...5	4	12...20
Модульний контроль	10...15	1	10...15
Виконання і захист РГР (РР, РК)	16...20	1	16...20
Усього за семестр			60...100

Під час складання семестрового іспиту студент має можливість отримати максимум 100 балів.

Білет для іспиту складається з двох теоретичних та одного практичного запитань, максимальна кількість за кожне із запитань складає 30 балів за відповідь за кожне теоретичне питання та 40 балів за практичне.

Необхідний обсяг знань для одержання позитивної оцінки:

- знати базові поняття аналізу та етапи синтезу цифрових автоматів;
- знати особливості та відмінності функціонування комбінаційних та послідовних цифрових вузлів обчислювальних систем;
- знати загальні відомості (класифікацію, особливості застосування) сучасної елементної бази цифрових мікросхем та функціональних модулів обчислювальних систем;
- знати сучасні методи та засоби, що використовуються в процесі проектування цифрових вузлів комп'ютерних систем;
- знати особливості функціонування та використання програмовної логіки для побудови та прототипування цифрових вузлів комп'ютерних систем.

Необхідний обсяг вмінь для одержання позитивної оцінки:

- вміти аналізувати завдання, які потрібно вирішувати в процесі розроблення вузлів комп'ютерних та обчислювальних систем;

- вміти використовувати сучасні програмно-технічні засоби розроблення та прототипування вузлів комп'ютерних та обчислювальних систем;
- вміти проводити заходи щодо прототипування та тестування технічних рішень.

Критерії оцінювання роботи студента протягом семестру

Задовільно (60-74). Показати мінімум знань та умінь. Виконати та захистити 75% лабораторних робіт та пройти 100% тестових завдань. Вміти аналізувати вимоги щодо проектування елементів/вузлів комп'ютерних обчислювальних систем. Вміти чітко визначати тип логіки що застосовується для розв'язання певного кола задач. Володіти знаннями в галузі існуючих методів, програмно-технічних засобів які використовуються в процесі проектування обчислювальних вузлів комп'ютерних систем.

Добре (75-89). Володіти необхідним мінімумом знань в галузі проектування комп'ютерних систем з використанням елементної бази ПЛІС. Об'єм знань має бути достатніми для самостійного розв'язання задач середньої складності. Виконати та захистити 85% лабораторних робіт та пройти 100% тестових завдань. Вільно володіти програмно-технічними та інструментальними засобами розроблення обчислювальних вузлів комп'ютерних систем, їх тестування та імплементація з використанням елементної бази ПЛІС. Розв'язувати завдання на високому рівні з використанням сучасних підходів до проектування та загальних рекомендацій.

Відмінно (90-100). Здати всі контрольні точки з оцінкою «відмінно». Досконало володіти темами та вміти застосовувати на практиці отриманні знання. Допомогати одногрупникам в процесі оволодіння знаннями в рамках дисципліни.

Шкала оцінювання: бальна і традиційна

Сума балів	Оцінка за традиційною шкалою	
	Іспит, диференційований залік	Залік
90 – 100	Відмінно	Зараховано
75 – 89	Добре	
60 – 74	Задовільно	
0 – 59	Незадовільно	Не зараховано

13. Методичне забезпечення

Навчально-методичний комплекс дисципліни розміщений у системі управління курсами кафедри комп'ютерних систем, мереж і кібербезпеки та у системі дистанційного навчання «Ментор».

1. Система управління курсами кафедри комп'ютерних систем, мереж і кібербезпеки [Ел. ресурс]. URL: <https://elearn.csn.khai.edu>

2. Сторінка дисципліни у системі дистанційного навчання «Ментор» [Ел. ресурс]. URL: <https://mentor.khai.edu/course/view.php?id=3719>

14. Рекомендована література

Базова

1. Матвієнко М. П., Розен В. П. Комп'ютерна схемотехніка. Навчальний посібник. – К.: Видавництво Ліра-К, 2020. – 192 с.
2. Азаров О. Д., Гарнага В. А., Клятченко Я. М., Тарасенко В. П. Комп'ютерна схемотехніка: підручник. – Вінниця: ВНТУ, 2018. – 230 с.
3. Схемотехніка: пристрої цифрової електроніки : електрон. підручник для вищих навчальних закладів Т. 1 / В. М. Рябенський, В. Я. Жуйков, Ю. С. Ямненко, А. В. Заграничний. – Київ : НТУУ КПІ, 2016. – 400 с.
4. Схемотехніка: пристрої цифрової електроніки : електрон. підручник для вищих навчальних закладів Т. 2 / В. М. Рябенський, В. Я. Жуйков, Ю. С. Ямненко, А. В. Заграничний. – Київ : НТУУ КПІ, 2016. – 358 с.

Допоміжна

1. Строкань О.В, Прийма С.М., Литвин Ю.О. Комп'ютерна схемотехніка та архітектура комп'ютерів: лабораторний практикум. – Мелітополь, 2019. – 186 с.
2. Основи прикладної теорії цифрових автоматів: підручник / І. А. Дичка, В. П. Тарасенко, М. В. Онай ; КПІ ім. Ігоря Сікорського. – Київ: КПІ ім. Ігоря Сікорського, 2019. – 506 с.
3. Комп'ютерна схемотехніка: Навчальний посібник. – Луцьк: РРВ Луцького НТУ, 2016. – 236 с.
4. Paul Horowitz, Winfield Hill. The Art of Electronics 3rd Edition. 2015. – 1225 p. ISBN 978-0-521-80926-9
5. David M. Harris, Sarah L. Harris. Digital Design and Computer Architecture. Elsevier Inc. 2012. – 1684 p.
6. Introduction to Digital Systems Design. Donzellini Giuliano et all. 2018. Springer Publishing Company, Incorporated. ISBN: 978-3-319-92803-6.
7. A.P. Plakhtyeyev, E.V. Babeshko, V.A. Tkachenko, J.V. Zdorovets. Architectures and Embedded Platform Based development of Internet / Web of Things systems: Laboratory works / V.S. Kharchenko (edit.) - Ministry of Education and Science of Ukraine, National Aerospace University “KhAI”, 2019. – 147 p.

15. Інформаційні ресурси

1. Quartus II Web Edition Design Software – [Ел. ресурс]. – Режим доступу: <https://www.intel.com/content/www/us/en/software-kit/711791/intel-quartus-ii-web-edition-design-software-version-13-0sp1-for-windows.html>
2. ModelSim – Intel FPGA Edition Simulation Quick-Start – [Ел. ресурс]. – Режим доступу: https://cdrdv2-public.intel.com/666396/ug_gs_msa_qii-683248-666396.pdf